

המחלקה להנדסת חשמל ואלקטרוניקה

קורס

התקנים לוגיים מתכנתים 31551

תרגיל מעבדה מסכם בקורס

כתב וערך: מר אורן זלץ


בדק ואישר: ד"ר פאדל טריף

תשפ"ה סמסטר א'

1 כללי

יש לתכנן מערכת הקולטת מחרוזת תווים בתקשורת טורית אסינכרונית (UART). בסיום הקליטה המערכת תשדר את המחרוזת בחזרה בתקשורת טורית אסינכרונית בסדר הפוך (מהסוף להתחלה).

2 סכימת בלוקים כללית



איור 1: סכמת בלוקים כללית


הבלוק המצויר באפור ימומש ב-FPGA. כל שאר הבלוקים הם רכיבי חומרה חיצוניים ל-FPGA.

3 הגדרת הדרישות

3.1 פירוט דרישות המערכת

- המערכת תופעל משעון יחיד של 50MHz.
- למערכת כניסת איפוס (RESET) אסינכרונית פעילה בנמוך (active low).
- המערכת תתעורר במצב idle.
- לחיצה ראשונה על הלחצן KEY3 תעביר את המערכת ממצב idle למצב קליטה.
- במצב קליטה, המערכת מחכה לקלוט נתונים בתקשורת טורית ממודול ה-BT. הנתונים הנקלטים ישמרו בזיכרון SRAM חיצוני ל-FPGA הקיים בערכה.
- המידע הנקלט הוא קודי ה-ASCII של התווים. כל תו מיוצג ע"י בית (8 סיביות).
- רוחב המידע של הזיכרון הוא 16 סיביות כלומר יש לשמור שני תווים בכל כתובת של הזיכרון.
- המידע ישמר בזיכרון בכתובות 0x0000 ועד 0x1387. לא תתבצע גישה לזיכרון מחוץ לתחום כתובות זה.
- לחיצה נוספת על הלחצן KEY3 תעביר את המערכת ממצב קליטה למצב שידור. במידה ואין מידע לשידור, המערכת תשאר במצב קליטה ולא תעבור למצב שידור.
- במצב שידור, המערכת תשדר את כל המידע השמור בזיכרון. בסיום שידור כל המידע, המערכת תחזור למצב קליטה ותהיה מוכנה לקלוט מידע חדש.
- המידע ישודר **בסדר הפוך** ביחס לסדר בו הוא נקלט. לדוגמה: אם נקלטה המחרוזת "kcuL dooG", המחרוזת שתשודר, תיקלט ותוצג ע"ג הסמארטפון או הטאבלט תהיה: "Good Luck".
- מספר התווים המכסימלי שניתן לקלוט יוגדר כקבוע (constant) ובכל מקרה לא יעלה על 9999. מידע נוסף שיגיע מעבר למספר התווים המכסימלי לא יכתב לזיכרון, לא ישודר (המידע יזרק) ולא יגרום לדריסה או איבוד של המידע שכבר נקלט.
- במידה ונקלטו יותר מ-9999 תווים – ידלק LED אדום. LED זה יכבה כאשר המערכת תעבור למצב שידור.
- קצב השידור והקליטה מול המודול HC-05 יהיה 9600bps.
- על תצוגת ה-7-segment יופיע בכל רגע נתון, מספר הבתים שנותרו לשידור. **שימו לב, אין להציג על התצוגה אפסים מובילים לדוגמה: אין להציג את הערך 0028 אלא 28. ספרה שאינה בשימוש (למשל ספרת האלפים אם מציגים מספר בן 3 ספרות) תהיה כבוייה לגמרי.**
- 6 נורות בקרה יידלקו בהתאם לבא:
 - LED1 ידלוק בכל זמן שהמערכת פעילה.
 - LED2 ידלוק רק במצב idle ויהיה כבוי בכל מצב אחר.
 - LED3 ידלוק רק כאשר המערכת במצב קליטה ויהיה כבוי בכל מצב אחר.
 - LED4 ידלוק רק כאשר המערכת במצב שידור ויהיה כבוי בכל מצב אחר.
 - LED5 ידלוק רק במצב קליטה ובמידה ורק אם הגיעו יותר מ-9999 תווים.
 - LED6 ידלוק רק כאשר KEY3 לחוץ.

3.2 תיאור מצבי המערכת



איור 2 : מצבי המערכת

שימו לב: האיור הנ"ל מתאר עקרונית ובאופן כללי את מצבי המערכת. אלו בהחלט לא חייבים להיות המצבים של מכונת המצבים (במידה ויש כזו).

4 ציוד נדרש

- Cyclone V GX Starter Kit – יקרא בהמשך המסמך EVB
- מודול BT – HC-05 או HC-06.
- אפליקציית serial Bluetooth terminal או דומה מותקנת על הסמארטפון, טאבלט או מחשב נייד (לדוגמה: https://download.cnet.com/Serial-Bluetooth-Terminal/3000-20432_4-78101899.html)
- מחשב הכולל notepad++ ,modelsim ,quartus-I.

5 הנחיות כלליות

- הקוד ייכתב בשפת VHDL.
- יש לכתוב testbench ולסמלץ כל בלוק בנפרד (למעט בלוקים שצויין שלא נדרש עבורם testbench).
- יש לבצע סימולציה מלאה לכל המערכת – כלומר לרמ העליונה (full chip)
- כל הקוד שיוגש חייב להיות אישי. אין להשתמש בקוד מוכן (למעט היכן שצויין אחרת) או להוריד מודולים מאתרים שונים ברשת.
- יש לצרף קובץ do שמקמפל את כל הפרויקט ב-modelsim.
- יש לצרף קובץ do ששומר את סידור הסיגנלים ב-waveform כולל group לסיגנלים של כל קומפוננטה.
- שימוש ב-synchronizer במקומות שנדרש.
- שימוש בגוזר במקומות שנדרש.
- יש להקפיד על כתיבה מבנית.
- אין להשתמש במשתנים VARIABLES.
- אין להשתמש בלולאות בקוד לסינתיזה.
- יש להקפיד על כללי הכתיבה הנכונה לסינתיזה.
- אין להשתמש במספרים בתוך הקוד. יש להגדיר קבועים (constant).
- הרמה העליונה תכתב כ-structural בלבד כלומר קומפוננטות וחיבורים בלבד.


6 תכן מפורט

6.1 חיבור מודול ה-BT לערכה

יש לחבר את מודול ה-BT לערכה כמתואר בטבלה מס' 1 ואיור 3:

טבלה 1: אופן חיבור מודול ה-BT

FPGA Pin no.	Top level port name	JP1	HC-06
	-	31	VCC 3.3V
	-	30	GND
D26	SER_RX	2	TXD
T21	SER_TX	1	RXD



איור 3: תיאור החיבורים בין ה-EVB למודול ה-BT

אדום – VCC (3.3V)

שחור – GND

חום – SER_TX (מתחבר ל-RXD במודול)

כתום – SER_RX (מתחבר ל-TXD במודול)

6.2 הגדרות התקשורת


התקשורת תהיה טורית אסינכרונית כמפורט להלן:

- תקשורת טורית אסינכרונית – UART
- קצב – 9600bps
- 1 start bit, 8 data bits, 1 stop bit, no parity

6.3 תהליך התכנון

6.3.1 מימוש בלוק ה-uart

יש לממש את הבלוק הבא:



איור 4: בלוק ה-uart


טבלה 2: תיאור בלוק ה-uart

Generics			
Name	Dir.	type	Description
CLOCKS_PER_BIT		integer	Divider value in order to achieve the desired baud rate
Ports			
Name	Dir.	type	Description
System Signals			
CLK	I	std_logic	System clock
RST	I	std_logic	Asynchronous reset, active low
UART Signals			
SER_RX	I	std_logic	Serial data input
SER_TX	O	std_logic	Serial data output
User Signals			
RX_DATA	O	std_logic_vector (7:0)	Parallel output data
RX_DATA_VALID	O	std_logic	Active high, 1 CLK duration data valid indication
TX_DATA	I	std_logic_vector (7:0)	Parallel data. This data shall be transmitted serially
START_TX	I	std_logic	Active high, 1 CLK duration start transmit the TX_DATA through SER_TX output
TX_DONE	O	std_logic	Active high, 1 CLK duration end of SER_TX transmission.

- בלוק זה ייכתב בצורת structural בלבד ויכיל 2 קומפוננטות: uart_rx, uart_tx אותן יש לממש כל אחת בצורת behavioral.
- יש לכתוב testbench לבדיקת הבלוק uart

6.3.2 מימוש בלוק controller

יש לממש את הבלוק הבא:



איור 5: בלוק ה-controller

טבלה 3: תיאור בלוק ה-controller

Generics			
Name	Dir.	Type	Description
Ports			
Name	Dir.	type	Description
System Signals			
CLK	I	std_logic	System clock
RST	I	std_logic	Asynchronous reset, active low
SRAM Signals			
SRAM_ADDR	O	std_logic_vector (17:0)	See EVB manual for more details
SRAM_DQ	IO	std_logic_vector (15:0)	See EVB manual for more details
SRAM_WE_N	O	std_logic	See EVB manual for more details
SRAM_OE_N	O	std_logic	See EVB manual for more details
SRAM_CE_N	O	std_logic	See EVB manual for more details


SRAM_UB_N	O	std_logic	See EVB manual for more details
SRAM_LB_N	O	std_logic	See EVB manual for more details
User Signals			
DATA_TO_MEM	I	std_logic_vector (7:0)	Data to be written into the SRAM
DATA_TO_MEM_WR	I	std_logic	Active high 1 CLK duration write signal
DATA_FROM_MEM	O	std_logic_vector (7:0)	Data read from SRAM
DATA_FROM_MEM_VALID	O	std_logic	Active high, 1 SCLK duration data valid
UART_TX_DONE	I	std_logic	Active high, 1 CLK duration uart transmit done indication
MODE_PRESSED	I	std_logic	Active high 1 CLK duration only at the moment when MODE pushbutton is pressed.
DISPLAY_SHUTDOWNn	O	std_logic_vector (3:0)	0 – shuts down the corresponding display digit
ONES	O	std_logic_vector (3:0)	Ones digit in BCD
TENTHS	O	std_logic_vector (3:0)	Tenths digit in BCD
HUNDREDTHS	O	std_logic_vector (3:0)	Hundredth digit in BCD
THOUSANDS	O	std_logic_vector (3:0)	Thousands digit in BCD
LED	O	std_logic_vector (5:1)	LED(1) is ON when the system is operating LED(2) is ON only while the system is in IDLE state LED(3) is ON only while the system is in receiving LED(4) is while the system is transmitting LED(5) is ON only while the system is in receiving and more than 9999 characters received

- אין צורך לכתוב testbench לבלוק זה. בלוק זה יבדק במסגרת ה-testbench של הרמה העליונה.

6.3.3 בלוק bcd_to_7seg

ניתן להשתמש בבלוק הקיים ממעבדה 2 ו-3.

אין צורך לכתוב לו testbench.



איור 6 : הבלוק bcd_to_7seg


טבלה 4: תיאור הבלוק bcd_to_7seg

Generics			
Name	Dir.	Type	Description
Ports			
Name	Dir.	type	Description
User Signals			
BCD_IN	I	std_logic_vector (3:0)	BCD digit value
SHUTDOWNn	I	std_logic	0 – D_out is all '1' regardless of BCD_IN state.
D_out	O	std_logic_vector (6:0)	Digit value in 7-seg format (common anode)

6.3.4 בלוק bin2bcd_12bit_sync

ניתן להוריד את הבלוק הזה מהמודל.

אין צורך לבצע סימולציה לבלוק זה.



איור 7 : הבלוק bin2bcd_12bit_sync


טבלה 5: תיאור הבלוק bin2bcd_12bit_sync

Generics			
Name	Dir.	Type	Description
Ports			
Name	Dir.	type	Description
System Signals			
CLK	I	std_logic	
User Signals			
BinIN	I	std_logic_vector (15:0)	BCD digit value
ones	O	std_logic_vector (3:0)	One's digit
tenths	O	std_logic_vector (3:0)	Tenth's digit
hundredths	O	std_logic_vector (3:0)	Hundredth's digit
thousands	O	std_logic_vector (3:0)	Thousand's digit
tensofthousands	O	std_logic_vector (3:0)	Not in use

6.3.5 מימוש הבלוק sync_diff

ניתן להוריד את הבלוק הזה מהמודל.

אין צורך לבצע סימולציה לבלוק זה.



איור 9: הבלוק של סינכרוניזר/גוזר

טבלה 8: תיאור הבלוק sync_diff

Generics			
Name	Dir.	Type	Description
G_DERIVATE_RISING_EDGE		boolean	אם true – גוזר עליה אם false – גוזר ירידה
G_SIG_IN_INIT_VALUE		std_logic	לשים פה את ערך ברירת המחדל של הסיגנל בכניסה
Ports			
Name	Dir.	type	Description
System Signals			
CLK	I	std_logic	System clock
RST	I	std_logic	Active low asynchronous reset
User Signals			
SIG_IN	I	std_logic	הסיגנל האסינכרוני שיש לגזור
SIG_OUT	O	std_logic	הסיגנל הגזור

6.3.6 מימוש הרמה העליונה - text_convert

יש לממש את הרמה העליונה

טבלה 9: תיאור הבלוק text_convert

Generics			
Name	Dir.	Type	Description
Ports			
Name	Dir.	type	Description
System Signals			
CLK	I	std_logic	System clock
RSTn	I	std_logic	Active low system reset
UART Signals			
SER_RX	I	std_logic	Serial data input
SER_TX	O	std_logic	Serial data output
SRAM Signals			
SRAM_ADDR	O	std_logic_vector (17:0)	See EVB manual for more details
SRAM_DQ	IO	std_logic_vector (15:0)	See EVB manual for more details
SRAM_WE_N	O	std_logic	See EVB manual for more details
SRAM_OE_N	O	std_logic	See EVB manual for more details
SRAM_CE_N	O	std_logic	See EVB manual for more details
SRAM_UB_N	O	std_logic	See EVB manual for more details
SRAM_LB_N	O	std_logic	See EVB manual for more details
Control Signals			
MODE	I	std_logic	Mode key. Normally at logic high. Goes low when KEY3 is pressed.
Status Signals			
LED	O	std_logic_vector (6:1)	LED(1) is ON when the system is operating LED(2) is ON only while the system is in IDLE state LED(3) is ON only while the system is in receiving LED(4) is ON while the system is transmitting LED(5) is ON only while the system is in receiving and more than 9999 characters received LED(6) is ON only when KEY3 is pressed
NUM_ONES	O	std_logic_vector (6:0)	Connect to HEX0 on EVB
NUM_TENS	O	std_logic_vector (6:0)	Connect to HEX1 on EVB
NUM_HUNDS	O	std_logic_vector (6:0)	Connect to HEX2 on EVB
NUM_THOUS	O	std_logic_vector (6:0)	Connect to HEX3 on EVB

7 הדות המסכם

להערכת התרגיל המסכם יש להגיש:

א. דו"ח מסכם כמסמך word ויכלול את הפרקים הבאים:

- דף שער
 - הגדרת דרישות המערכת.
 - סכימת בלוקים מפורטת.
 - תיאור כל בלוק כולל דיאגרמות מצבים של מכוונות המצבים של אותו הבלוק (למעט בלוקים שקבלתם מוכנים). אין לצרף דיאגרמות מצבים מתוך ה-quartus אלא שרטוטים אישיים בלבד.
 - תוצאות סימולציה של כל בלוק (למעט בלוקים שקבלתם מוכנים).
 - תוצאות סימולציית full-chip.
 - סיכום ניצול משאבים של כל בלוק ושל כל התכן.
 - מספר תוצאות "מעניינות" של ה-signal tap.
 - תוצאות ניתוח timing.
 - סיכום ומסקנות.
 - קישור לסרטון קצר שמתאר פעולת המערכת.
- ב. כל קבצי הפרויקט מקווצים בפורמט RAR או ZIP.


הצגת הפרויקט בתאריך

28,29/1/2025

הגשת הדו"ח עד 13/2/2025

נספח א'

תקשורת טורית אסינכרונית UART



נספח ב'

לו"ז ביצוע הפרויקט

מפגש	תאריך תחילת שבוע	נושא לביצוע	הערות
1	29/12/2024	1. הצגת התרגיל המסכם	בזמן המעבדה - 3 שעות
2	5/1/2025	2. מימוש משדר/מקלט אסינכרוני UART	בזמן המעבדה - 3 שעות
3	12/1/2025	3. מימוש הבקר הראשי	בזמן המעבדה - 3 שעות
4	19/1/2025	4. מימוש הרמה העליונה וצריבת המערכת	בזמן המעבדה - 3 שעות
5	26/1/2025	5. השלמות	בזמן ההרצאה – 2 שעות
		6. הצגת הפרויקט	בזמן המעבדה - 3 שעות
6	13/2/2025	7. הגשת דו"ח	סה"כ 17 שעות

נספח ג'

מרכיבי הציון

מרכיבי ציון	משקל	הערות
1 הערכת מרצה	40	השתתפות במעבדות, תהליך העבודה, הצגה, בחינה
2 דו"ח מסכם	40	בהתאם לפירוט בסעיף 7 בהגדרת המשימה.
3 קבצים	5	קבצי הפרויקט מקווצים
4 פעולה תקינה	15	הצגה בזמן אמת + סרטון קצר
סה"כ	100	